Die EtherCAT-IP-Cores für Altera®, AMD®-, Microchip®-, und Lattice®-FPGAs ermöglichen die Implementierung der EtherCAT-Slave-Kommunikationsfunktion innerhalb eines FPGAs. Die EtherCAT-Funktionalität – wie die Anzahl der FMMUs und SYNC-Manager, die Größe des DPRAMs usw. – kann den Anforderungen entsprechend konfiguriert werden. Unterschiedliche Lizenzvarianten werden angeboten.
Zur Masterimplementierung stehen Entwicklern der Master Sample Code (ET9200), der EtherCAT Slave Stack Code (ET9300) und der EtherCAT-Konfigurator (ET9000) zur Verfügung. Letzterer exportiert eine Netzwerkbeschreibungsdatei (ENI – EtherCAT Network Information) aus den Gerätebeschreibungsdateien (ESI – EtherCAT Slave Information) der angeschlossenen Geräte.
Mit dem EtherCAT-Conformance-Test-Tool (CTT) können die erforderlichen Konformitätstests für Slave-Geräte inhouse durchgeführt werden. Das erweiterte FSoE-Conformance-Test-Tool (FSoE CTT) eignet sich für Konformitätstest von Slave- und Master Geräten für Safety over EtherCAT (FSoE) (ET9402, ET9403).
- Alle Filter zurücksetzen
- Ergebnisse: